国立大学法人 東京大学は、1チップで512G FLOPSの浮動小数点演算が可能なアクセラレータチップ「GRAPE-DRプロセッサ」を発表した。
GRAPE-DRとは、研究者が“真に求めるシステム”を目指して「速く」、「安く」、「使いやすい」という3つの要素を融合したもので、2004年から2008年にかけて「GRAPE-DRプロジェクト」として研究されている。研究の具体的な目標は、2P(Peta) FLOPSのシステム、40Gbpsのデータ通信速度、関連アプリケーションの開発となっている。5年間の総予算は約15億円と非常に低予算である。
発表会では、東京大学 情報理工学系研究科の平木敬教授が、同プロジェクトの概要、新しく開発したプロセッサなどの説明を行なった。